

基于 FIFO IDT7202-12 的 数字存储示波器

■ 长春工业大学 赵孔新 郭晓强

摘要

本设计将双口 FIFO IDT7202-12^[1] 充当高速 A/D 转换器(ADC)和单片机 C8051F020^[2] 的缓冲器。这使单片机 C8051F020 和高速 A/D 转换器 TDA8703 完美地结合到一起,实现了数据的高速采集,并将数据完整地传给 PC,使之能准确地复原被测信号波形,最终仅仅用 51 内核的单片机就可实现 40 Mbps 采样率的数字存储示波器,使制作成本大幅度下降,大大满足了学生的需求。

关键词 高速 ADC 双口 FIFO C8051F020 高速采集 数字存储示波器 IDT7202 TDA8703

引言

伴随着电子技术快速的发展,越来越多的人加入电子开发的大军。在学习电子技术和研发项目的过程中,避免不了要使用一些仪器,例如万用表、示波器等,然而对于一些非专业的爱好者,拥有一台数字示波器是比较“奢侈”的。本设计介绍的数字示波器,因其具有成本低、制作简单、测量精度高等优势,恰恰满足了这一部分人的需求。

制作出示波器简单,但要想制作出高模拟输入带宽的示波器却不易。主要器件的选择是实现高模拟输入带宽设计目标的关键。本文选用 C8051F020 单片机作为 CPU,它拥有简单的 51 内核且 I/O 资源丰富。A/D 选用 8 位高速模/数转换器 TDA8703,最高采样率为 40 Msps。另外,采用双口 FIFO-IDT7202LA-12,它是先进先出双口存储器,最快的存入时间为 12 ns。

本系统主要包括前端模拟信号电路调理模块^[3]、信号采集电路模块、信号传输模块、各芯片逻辑控制电路模块、显示模块等。

1 前端模拟信号电路 调理模块

该模块采用高速运放 LM6361 和高速比较器 AD744,如图 1 所示。

本设计选用成品探头。为了防止过压输入,在高速比较器 AD744 前端加 2 个保护

二极管,把输入信号嵌位到士 12 V 内,对整个系统起保护作用。然后经过 IC1 反向放大,再经 IC2 把相位倒回信号初始相位。由于本设计采用的 AD 电压输入范围为 1.55 ~ 3.26 V,所以应用 IC3 加一个直流分量把输入信号“抬到”A/D 的输入范围内。

2 信号采集电路模块

该模块采用的 A/D 转换器是 TDA8703。它是 Philips 公司生产的高速模/数转换器,采样率是 40 Msps,8 位分辨率,信噪比很高,与 TTL 电平兼容,具有内部参考电压。

TDA8703 的输入电压和输出二进制码如表 1 所列,采样时序如图 2 所示。

时钟的上升沿到来时开始采样,当时钟的下一个周期上升沿上升时,转换结束。由于高达 40 Msps 的采样率,普通的单片机很难能“跟上节奏”,这时采用双口 RAM——IDT7202,与之配合使用,以达到与单片机同步的目的。IDT7202 是 AMD 公司推出的一款先进/先出双口存储器。本设计选用的型号是 IDT7202-12,也就是存入数据的时间是 12 ns,即存入频率高达 83 MHz,完全可




图 1 模拟信号调理电路



表 1 A/D 量程转换表

步进	$V_{VR(p-p)}$	O/UF	二进制位输出								补码位输出								
			D7	D6	D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0	
下溢	<1.55	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	1.55	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	—	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	1
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
254	⋮	0	1	1	1	1	1	1	1	1	0	0	1	1	1	1	1	1	0
255	3.26	0	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
上溢	>3.26	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1




图 2 A/D 转换时序逻辑

以与 40 Msps 的 AD 匹配,所以两块芯片可以用同一时钟采样并存储(如图 3 所示)。IDT7202 有 1 024 字节的存储深度,低功耗,CMOS 工艺,有 3 种状态标志(空、半满、满),工业级温度(-40~80 °C)。

TDA8703 的采样时钟与 IDT7202 的写信号接同一个时钟,这样便使两者同步。当采样 1 024 个点时,关闭采样时钟信号, IDT7202 的 FF 端低电平有效, CPU 把 IDT7202 中的数据取出并查询 IDT7202 的空标志位端;当低有效时,意味着 IDT7202 中的数据全部被取出,这时重新开采样时钟信号,重复上一过程。

由于本设计显示采用的是 PC 机,受到串口上传波特率的限制,所以很难实现高频信号的测量,而上述设计恰




图 3 IDT7202 与 TDA8703 接口电路

恰在一定程度上解决了这个问题。由于 1 024 个采样点是连续的,可以逐步上传而形成完整的波形。但是,把 1 024 个采样点上传给 PC 机的过程中 ADC 是禁止采样的,所以在 PC 机上看到的波形有

不连续的“接头”。不过,这对于简易的数字存储示波器是可以“容忍”的。

在设计的过程中,由于走线过多,所以即使试验阶段也得做 PCB 板;但是由于各芯片间的控制逻辑不确定,很容易出错。这时采用 CPLD 来搭建此系统的逻辑电路,一旦出错,可以随时修改,直到正确。如果整个系统调试成功后,用与、或、非等逻辑电路替换 CPLD,这样可降低成本。

3 信号传输模块

本设计负责信号传输的 CPU 是 C8051F020。C8051F 系列单片机是完全集成混合信号的系统级芯片,具有与 8051 兼容的控制器内核,与 MCS-51 指令集兼容;除具有标准 8051 的数字外设部件外,片内还集成了数据采集和控制系统中常用的模拟部件和其他数字外设及功能部件。C8051F 单片机采用流水线结构,机器周期由标准的 12 个系统时钟降为 1 个系统时钟周期,处理能力大大提高,峰值性能可达 25 MIPS。

C8051F 单片机是能真正独立工作的片上系统 (SoC)。每个 MCU 都能有效地管理模拟外设和数字外设,可以关闭单个或全部外设节省功耗。Flash 存储器还具有片上重新编程能力,可用于非易失性数据存储,并允许现场更新 8051 固件。

片内 JTAG 调试支持功能允许使用安装在最终应用系统上的产品 MCU 进行非侵入式(不占用系统资源)、全速、在系统调试。该调试系统支持观察、修改寄存器和寄存器,支持断点、单步、运行、停机命令。在使用 JTAG 调试时,所有的模拟和数字外设都能全功能运行。

C8051F 具有标准 8051 兼容的 I/O 端口。有的端口在某些器件中没有引出脚,这样的端口可用作通用寄存器。I/O 端口的工作情况与 8051 相似,但有些改

进。每个端口 I/O 引脚都可以被配置为推挽或漏极开路输出。在标准 8051 中固定的“弱上拉”可以被禁止,这为低功耗应用提供了进一步节电的能力。最突出的改进是引入了数字交叉开关。这是一个大的数字开关网络,允许将内部数字系统资源分配给端口 I/O 引脚。与具有标准复用数字 I/O 的微控制器不同,这种结构可支持所有的功能组合。可通过设置交叉开关控制寄存器,将片内的计数器/定时器、串行总线、硬件中断、ADC 转换启动输入及微控制器内部的其他数字信号配置为出现在端口 I/O 引脚。这就允许用户根据自己的特定应用选择通用端口 I/O 和所需数字资源的组合。

本设计应用 C8051F020 把数据通过串口传给 PC。

以下为串口的初始化程序^[4]:

```
void Serial_Init() {
    CKCON |= 0x20;    //定时器 2 使用系统时钟
    T2CON=0x30;      //用定时器 2 作 UART0 的
                    //波特率发生器
    RCAP2H=0xFF;
    RCAP2L=0xB8;     //波特率是 9 600 (禁止分频是
                    //FFB8,CKCON=0x20;分频是 FFFA,CKCON=0x00)
    PCON|=0x80;
    SCON0=0x50;     //配置 UART0 为方式 1,禁止
                    //接收;允许接收 0x50
    IE |= 0x10;
    TI0=0;
    RI0=0;          //清除 UART 接收完成标志
    TR2=1;         //启动定时器 2
}
```

下面程序为端口初始化函数:

```
void config () {
    WDTCN = 0xde;   //关闭看门狗
    XBR0=0x04;     //UART0 的 RX0、TX0 连接到 2 个
                    //端口引脚
    XBR1=0x94;     //INT0 连到 P0.2
    XBR2=0xc0;     //交叉开关允许
    IE |= 0x05;    //INT0 中断允许
    P1MDOUT=0x00; //设计端口 P1 成漏极开路,使成为
                    //输入引脚
    P1=0xff;       //对端口进行写“1”
    P2MDOUT=0x00; //设计端口 P2 成漏极开路,使成为
                    //输入引脚
    P2=0xff;       //对端口进行写“1”
    P3MDOUT=0xff; //设置 P3 为推挽
    return;
}
```

4 显示模块

本设计采用 PC 显示波形,主要是因为通过应用 VB 能很容易地实现波形的显示,并且还能将波形数据存储在硬盘当中,以实现示波器的存储功能。但是要注意以下几点:

① 波形消隐^[5]。在实际使用时一般需要连续显示波形。连续显示波形时,在显示下一幅波形之前,首先需要将上一幅波形清除或消隐。VB 的图片框和窗体提供了 CLS 方法,可以实现波形的清除;但在连续显示和清除波形时,存在严重的闪烁现象。

将显示波形的图片框或窗体的 DrawMode 属性在属性框中设置成 13 - Copy Pen,或者在程序中使用类似 Picture1.DrawMode = vbXorPen 的语句将画笔设置成“异或笔”,显示波形后经过二次重画即可消隐已经显示的波形。整幅显示-整幅消隐波形一样可出现一定的闪烁,但通过消隐一条线段-显示一条新线段的方法可彻底消除闪烁问题。该方法对波形显示区中的文字或其他控件均不会造成影响。

② 双通道问题。在 VB 当中,曲线是利用连接“当前点”而生成的。要在一个图片框上实现是很难完成的,所以设计双通道波形显示程序时,可在窗体上放置两个图片框,每个图片框用于显示一个通道的波形,编程时在两个图片框中交替显示一个通道的波形。当显示速度较快时,宏观上可得到双通道同时显示的效果。

5 有源时钟模块

本设计 ADC 的采样率高达 40 Msps,所以 ADC 的采样时钟用 40 MHz 有源晶振。有源时钟及分频电路如图 4 所示。




图 4 有源时钟及分频电路

把 40 MHz 晶振分成不同的 8 个频率,这样可调节 ADC 的采样率,以适应不同的被测信号。这部分电路在做 PCB 时要注意走线,有源晶振和 ADC 之间距离不要超过 1 000 mil (2.54 cm)。另外,做 PCB 时应把数字地和模拟地分开,最后用 0 Ω 电阻跨上;最好两面“铺地”,这样可以大大提高 PCB 的可靠性。

环形缓冲器在频发事件中的应用

■ 上海芯兆电子科技有限公司 王东征

引言

单片机的应用越来越广泛,而实际应用中对单片机的要求也越来越高。人们总是希望单片机成本尽可能的低,功耗尽可能的低,处理能力又要尽可能的强。这三者是相互矛盾的。

在设计具体产品前,一般是根据成本和估计的处理能力,先选中一款单片机,接下来的软件工作就是利用各种技巧,让单片机能够应付多项任务和多个进程而不发生冲突。使用实时操作系统可以很容易地避免这些冲突,但实时操作系统因程序代码过大常让人不敢问津。

对于不使用实时操作系统的前后台模式的程序,解决时间冲突或任务冲突的方式有很多,常用的有:任务的时间片穿插、信号量或标志位的使用、数据缓冲等等。数据缓冲方式一般有硬件上的 F/F 缓冲和软件上的环形缓冲两种方式。软件环形缓冲器按实际需要,又可做成单向或双向两种操作方式。环形缓冲的方式非常适合高频率发生事件的处理。

1 环形缓冲器的操作

软件环形缓冲器,因为要通过定义数组在内存中开辟

数据空间,所以也常称之为“环形缓冲区”。还要定义两个指针:一个数据写入指针 PtrIn,用来指向下一次数据写入的地址;另一个是数据读出指针 PtrOut,指向下一次读出数据的地址,如图 1 所示。




图 1

数据队列中若没有必须紧急处理的事件,环形缓冲器就只考虑单向操作。

1.1 环形缓冲器的单向操作

所谓“单向操作”,是指环形缓冲器中的数据总是从前面读出,在最后追加。创建缓冲器时,写入指针 PtrIn 和读出指针 PtrOut 都初始化到缓冲器的起点 BUF_BEGIN,即数组的第一个地址空间。写入数据后,两指针不再指向同一地址。随着数据的不断写入,写入指针可能会追上读出指针,两个指针再次指向同一地址。两指针指向同一地址时,如何判断缓冲区是满还是空呢?有两个常用的方法:一个方法是不让写入指针追上读出指针。当写入

结 语

本设计的优点就是可以用较低的成本制作出性价比很高的示波器,能很好地满足学生或一些经费不是很充足的业余电子爱好者的需求。经过试验,整个系统非常稳定。测方波时,采样率最好是被测信号频率的 5~8 倍,这样效果能达到最佳。■

参考文献

- [1] CMOS Asynchronous FIFO IDT7202 - 12 Datasheet[DB/OL]. <http://www.datasheetarchive.com/preview/1733883.html>, 2002-09.

- [2] 潘琢金,施国君. C8051FXXXX 高速 SoC 单片机原理及应用[M]. 北京:北京航空航天大学出版社,2002.
- [3] Donald A Neamen. 电子电路分析与设计[M]. 北京:电子工业出版社,2003.
- [4] 张培仁. 基于 C 语言编程[M]. 北京:清华大学出版社,2003.
- [5] 李雁翎,杨斌. Visual Basic 程序设计[M]. 北京:清华大学出版社,2005.

赵孔新(教授),主要研究方向为图像处理、语音识别、视频编码等;
郭晓强(硕士研究生),主要研究方向为汽车防盗系统。

(收稿日期:2007-12-17)